

# SAR ADC용 C-DAC 및 Bootstrap Switch 설계

김규현, 박치수, 서준상, 유찬종, 이선우, 임한규, 정규성, 최장혁

중앙대학교 소속

e-mail : cjh071528@gmail.com

## I. 요약

본 프로젝트에서는 고속·저전력 아날로그-디지털 변환기(ADC)에 유용한 SAR(Successive Approximation Register) 구조의 핵심 블록인 부트스트랩 스위치(Bootstrap Switch)와 커패시터 DAC(C-DAC)를 설계한다. 목표 사양인 6-bit, 10 MS/s를 달성하기 위해, 입력 전압에 따른 온저항 변화를 최소화하여 샘플링 선형성을 극대화하는 부트스트랩 스위치를 구현한다. 또한, 전력 소모와 면적을 최적화한 이진 가중치(Binary-weighted) 구조의 C-DAC를 설계한다. 본 회로는 ETRI 500nm CMOS 공정을 기반으로 하며, 스케매틱 시뮬레이션을 통해 선형성, 동작 속도 및 소모 전력을 검증한다.

## II. 부트스트랩 스위치 설계




그림 1 Bootstrap Switch Schematic

일반적인 트랜스미션 게이트는 입력 신호의 전압 레벨에 따라 온저항( $R_{on}$ )이 변하여 샘플링 왜곡을 유발한다. 이를 해결하기 위해 샘플링 NMOS 트랜지스터의 게이트-소스 전압( $V_{gs}$ )을 입력 신호와 관계없이 일정하게 유지하는 부트스트랩 회로를 설계한다. 이를 통해 10 MS/s의 고속 동작 환경에서도 샘플링 신호의 왜곡을 줄이고 목표 해상도에 필요한 고선형성을 확보한다.

## III. 커패시터 DAC (C-DAC) 설계

C-DAC는 입력 전압을 샘플링하고 SAR 로직에 따라 비교기(Comparator) 회로에 기준 전압을 제공하는 역할을 한다. 6-bit 해상도를 만족하면서 총 커패시터 면적을 최소화하도록 이진 가중치 배열을 채택한다. 커패시터 간의 매칭 특성을 극대화하고 기생 커패시턴스의 영향을 억제하여, DNL 및 INL 오차가  $\pm 0.5$  LSB 이내가 되도록 레이아웃을 설계한다.




그림 2 Differential Split C-DAC Schematic

#### IV. 시뮬레이션 계획 및 예상 결과

Cadence Virtuoso를 이용하여 설계된 블록의 성능을 평가할 예정이다. 주요 검증 지표는 다음과 같다.

| Parameter           | Target Specification    |
|---------------------|-------------------------|
| Technology / Supply | ETRI 0.5 $\mu$ m / 3.3V |
| Resolution / Speed  | 6-bit / 10 MS/s         |
| Input Voltage Range | 0 ~ 3.3V (Rail-to-Rail) |
| [Bootstrap] SFDR    | > 60 dB                 |
| [Bootstrap] THD     | < -55 dB                |
| [C-DAC] INL / DNL   | < $\pm$ 0.3 LSB         |
| Power Consumption   | < 3 mW                  |

표 2 설계 블록 주요 성능 검증 지표

#### V. 결론

본 연구에서는 6-bit 10 MS/s SAR ADC 구현을 위한 부트스트랩 스위치와 효율적인 구조의 C-DAC 스케매틱 설계를 제안한다. 스위치의 비이상적 효과를 억제하고 커패시터 배열을 최적화함으로써 목표 사양을 만족하는 고속·저전력 회로를 구현하고자 하며, 향후 레이아웃 과정을 거쳐 최종 DB를 완성할 예정이다.

#### VI. 참고문헌

- [1] J. Koo, J. -Y. Sim and L. Theogarajan, "A Parasitic and Mismatch Tolerant Fully Common-Centroided and Shielded Split-CDAC With Identical Unit Capacitors for SAR-ADC," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 34, no. 1, pp. 144-152, Jan. 2026
- [2] C. -C. Liu, S. -J. Chang, G. -Y. Huang and Y. -Z. Lin, "A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure," in IEEE Journal of Solid-State Circuits, vol. 45, no. 4, pp. 731-740, April 2010

#### VII. Acknowledgment

This paper was supported by Korea Institute for Advancement of Technology(KIAT) grant funded by the Korea Government(Ministry of Education) (P0030093, "Semiconductor"-Specialized University)